

# ELEMENTOS DE MEMÓRIA EM CIRCUITOS LÓGICOS SEQUENCIAIS: FLIP FLOP'S

BARROS, E. C.<sup>1</sup>, NASCIMENTO, L. A. F.<sup>1</sup>, MOURA, A. F. L.<sup>1</sup>, EGOAVIL, C. J.<sup>2</sup>

<sup>1</sup>Monitor (a) da disciplina de SISTEMAS DIGITAIS - DAEE, Fundação Universidade Federal de Rondônia, Sala 206 - 2C, Porto Velho, Rondônia, Brasil (e-mail: eletronicamonitoria@gmail.com)

<sup>2</sup>Professor do Curso de Engenharia Elétrica - DAEE, Fundação Universidade Federal de Rondônia, Sala 206 - 2C, Porto Velho, Rondônia, Brasil (e-mail: ciro.egoavil@unir.br)

## OBJETIVOS

- Introduzir os conceitos relacionados a circuitos lógicos sequenciais;
- Compreender o funcionamento dos *flip-flops*;
- Estudar o comportamento dos *flip-flops* com relação a um sinal de *clock*;

## I. INTRODUÇÃO TEÓRICA

Até o presente momento foram estudados circuitos lógicos a partir de uma abordagem combinacional onde pode-se dizer enunciar a seguinte definição: A saída de um circuito lógico combinacional depende apenas dos valores de entrada deste circuito no mesmo momento em que se analisa a saída [1].

Circuitos lógicos sequenciais podem ser definidos como sendo a combinação de circuitos lógicos combinacionais (construídos a partir de portas lógicas) com elementos de memória e diz-se que: Em um circuito lógico combinacional, a saída em um dado momento depende dos valores de entrada neste circuito anteriores ao momento em que esta saída é analisada [1].

De modo que se cumpra a premissa definida anteriormente para circuitos lógicos sequenciais é preciso definir um conceito conhecido como memória e seus elementos mais básicos denominados *flip-flop's*. Embora seja comum definir os *flip-flop's* como unidade básica de memória, pode-se utilizar capacitores de modo a realizar esta função, diz-se que um capacitor carregado é o elemento mais básico de memória, porém em geral define-se os *flip-flop* como elemento básico de memória na maioria das abordagens envolvendo eletrônica digital.

Pode-se definir alguns tipos de *flip-flop's* de acordo com a sua construção, função que realiza no circuito, configuração de funcionamento, entre outros.

### A. FLIP FLOP BÁSICO RS:

O primeiro elemento de memória a ser definido é o *flip-flop* tipo RS que pode ser implementado a partir de um arranjo de portas lógicas. Este pode ser considerado o exemplo mais simples de *flip-flop* devido a facilidade de construção bem como devido ao seu funcionamento.

Na figura 1 é possível observar uma possível implementação de um *flip-flop* RS básico:




Figura 1. *Flip-Flop* RS [2].

Embora seja simples compreender o funcionamento do *flip-flop* RS da figura 1, pode-se definir conceitos de extrema importância com relação a teoria de circuitos lógicos sequenciais partindo do seu funcionamento. Os primeiros conceitos a serem definidos dizem respeito as duas variáveis de entrada do *flip-flop* R S que são chamadas respectivamente de: *Reset* e *Set*. Pode-se definir as duas variáveis de entrada quanto seu funcionamento no circuito da figura 1, a entrada de *Reset* seleciona um valor lógico 0 na saída do *flip-flop* enquanto que a entrada *Set* seleciona um valor lógico

1 na saída do circuito. Deste modo, é possível determinar a tabela verdade relacionada a um *flip-flop* do tipo RS. Na tabela 1 é possível verificar o funcionamento do circuito da figura 1:

Tabela 1. Tabela verdade para o funcionamento do *flip-flop* RS:

S	R	$Q_f$
0	0	$Q_a$
0	1	0
1	0	1
1	1	X

Pode-se observar também uma característica exclusiva dos circuitos lógicos sequenciais que confere a estes o seu funcionamento e que não estava presente em circuitos lógicos combinacionais: Em circuitos lógicos sequenciais existe **realimentação**.

A notação para o *flip-flop* do tipo RS pode ser vista na figura 2:




Figura 2. Notação para um *Flip-Flop* RS [2].

**B. FLIP FLOP JK COM ENTRADA DE CLOCK:**

Um dos tipos mais comuns de *flip-flop* é o JK, podendo ser aplicado em inúmeras situações onde se faz necessário utilizar lógicas sequenciais. Pode-se dizer que um *flip-flop* do tipo JK é construído a partir de um RS e, além disto, é possível construir outros tipos de *flip-flops* utilizando apenas o JK [4].

Na figura 3, é possível observar a configuração deste circuito construído apenas com portas lógicas, é possível verificar a semelhança com o circuito da figura 1.




Figura 3. Configuração do *Flip-Flop* JK com entrada de *Clock* [2].

A entrada de *clock* garante o sincronismo necessário a funcionamento deste tipo de circuito seja ele síncrono ou assíncrono.

Na tabela 2 é possível verificar o funcionamento deste *flip-flop*:

Tabela 2. Tabela verdade para o funcionamento do *flip-flop* JK

J	K	$Q_f$
0	0	$Q_a$
0	1	0
1	0	1
1	1	$\bar{Q}_a$

Um circuito integrado que possui em seu invólucro dois *flip-flops* do tipo JK é o 7473, é importante ressaltar que os dois *flip-flops* disponíveis neste circuito integrado possuem uma entrada de *clock* comum. Na figura 4, é possível observar a configuração esquemática do terminais de um circuito integrado 7473:




Figura 4. Configuração esquemática do circuito integrado 7473 [3].

**C. FLIP-FLOP JK COM PRESET E CLEAR:**

Em determinadas aplicações pode ser útil a projetista ser capaz de controlar a saída de um circuito independente do valor lógico que esta ingressando na entrada do mesmo. Há *flip-flops* que possuem entradas que permitem que seja realizado um controle direto do projetista sobre a saída do circuito, tais entradas são: *Preset* que seleciona um valor lógico 1 na saída do circuito independente do sinal na entrada e, ainda, a entrada *clear* que seleciona um valor lógico 0 na saída do circuito independente do sinal na entrada [5].

**D. FLIP-FLOP JK MESTRE - ESCRAVO:**

Este tipo de Flip-Flop foi desenvolvido para resolver um problema característico do FlipFlop tipo JK, que é a alteração das entradas enquanto o sinal do clock for 1, alterando as saídas até que o clock seja 0. Visando corrigir este erro foi desenvolvido um circuito que conforme é dado o pulso no clock suas entradas são bloqueadas, e a saída só é fornecida quando o pulso deste clock é 0.

Na figura 5, é possível verificar o circuito lógico que compõe um *flip-flop* tipo JK com configuração *mestre - escravo*:




Figura 5. Configuração Mestre - Escravo de dois *Flip-Flops* JK

### E. FLIP - FLOP TIPO T [2].

Este Flip-Flop é obtido a partir de um Flip-Flop JK, para isto deve-se curto circuitar as entradas J e K, assim o circuito só pode assumir dois estados lógicos. Este *flip-flop* é amplamente utilizado no desenvolvimento de projetos que envolvem contadores lógicos, sejam eles síncronos ou assíncronos.

Na figura 6, é possível observar a obtenção de um *flip-flop* do tipo T a partir de um *flip-flop* do tipo JK:




Figura 6. Configuração de construção de um *Flip-Flop* tipo T

### F. FLIP-FLOP TIPO D:

Os *flip-flops* do tipo D são comumente utilizados no projeto de registradores de *bits*. A construção deste *flip-flops* se assemelha a construção do *flip-flop* do tipo T, entretanto uma diferença a ser observada é que para esta configuração as entradas J e K estão ligadas através de uma porta lógica inversora.

Na figura 6 é possível observar a configuração de construção de um *flip-flop* do tipo D:




Figura 7. Configuração de construção de um *Flip-Flop* tipo D:

## II. MATERIAIS UTILIZADOS

- 02 CIRCUITOS INTEGRADOS 7404;
- 02 CIRCUITOS INTEGRADOS 7432;
- 02 CIRCUITOS INTEGRADOS 7408;
- 02 CIRCUITOS INTEGRADOS 7410;
- 02 CIRCUITOS INTEGRADOS 7413;
- 02 CIRCUITOS INTEGRADOS 7432;
- 04 RESISTORES DE 560Ω;
- 04 RESISTORES DE 220Ω;
- LEDS;

## III. PARTE EXPERIMENTAL

### A. LEVANTAMENTO DAS CARACTERÍSTICAS DE FUNCIONAMENTO DOS FLIP-FLOPS:

Implemente o circuito da figura 8 de modo a obter a tabela verdade de funcionamento deste circuito. Discorra sobre funcionamento deste *flip-flop* e explique o seu funcionamento para todas as combinações possíveis das variáveis *Set* e *Reset*:




Figura 8. Circuito a ser implementado experimentalmente.

### B. IMPLEMENTAÇÃO ALTERNATIVA DE FLIP-FLOPS:

Utilize apenas portas *NAND* para implementar um circuito análogo ao da figura 8. Após implementar o circuito erifique a tabela verdade de funcionamento do mesmo. Utilize leds nas saídas do circuito de modo a verificar os valores lógicos presentes nas mesmas.

**C. IMPLEMENTAÇÃO DE UM FLIP-FLOP JK COM ENTRADAS DE PRESET E CLEAR:**

Para que seja possível a utilização das entradas de *Preset* e *Clear* em um *flip-flop* JK, é necessário utilizar o circuito integrado 7410 que possui em seu invólucro três portas *NAND* de três entradas.




Figura 9. Circuito a ser implementado experimentalmente.

Note que este circuito exige que haja uma entrada destinada ao *Clock*. Insira neste terminal um sinal com as seguintes configurações:

- Waveform = Square;
- Amplitude =  $5v_p$ ;
- Frequência = 1Hz;

Após inserir um sinal de tensão com as especificações listadas acima para sinal de clock, verifique o funcionamento do circuito da figura 9 com relação as variáveis *Clear* e *Preset*.

Construa a tabela verdade deste circuito e explique o seu funcionamento no relatório experimental. Utilize *LEDS* na saída do circuito de modo a verificar o seu funcionamento.

**D. FLIP-FLOP TIPO T COM ENTRADA DE CLOCK APENAS COM PORTAS NAND:**

Implemente o circuito da figura 10:




Figura 10. Circuito a ser implementado experimentalmente.

Insira um sinal de *clock* com a seguinte configuração no terminal C:

- Waveform = Square;
- Amplitude =  $5v_p$ ;
- Frequência = 1Hz;

Obtenha a tabela verdade para o funcionamento deste circuito e explique o seu funcionamento no relatório experimental. Discorra sobre o que você entende por realimentação em um circuito lógico sequencial.

**Referências**

- [1] TOCCI, Ronald J, *Sistemas Digitais*, Pearson 11° Ed, Brasil, 2011.
- [2] STOJANOVIC, Vladimir; OKLOBDZIJA, Vojin G. Comparative analysis of master-slave latches and flip-flops for high-performance and low-power systems. *IEEE Journal of solid-state circuits*, v. 34, n. 4, p. 536-548, 1999.
- [3] INSTRUMENTS, Texas. *Digital Logic: Pocket Data Book*. Texas Instruments, 2002.
- [4] KAWAGUCHI, Hiroshi; SAKURAI, Takayasu. A reduced clock-swing flip-flop (RCSFF) for 63% power reduction. *IEEE Journal of Solid-State Circuits*, v. 33, n. 5, p. 807-811, 1998.
- [5] KIM, L.S.; DUTTON, Robert W. Metastability of CMOS latch/flip-flop. *IEEE Journal of solid-state circuits*, v. 25, n. 4, p. 942-951, 1990.